(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-252441 (P2000-252441A)

(43)公開日 平成12年9月14日(2000.9.14)

(51) Int.Cl.7		識別記号	FΙ		5	·-7]-}*(参考)
H01L	27/108		H01L	27/10	621B	5 F O 3 8
	21/8242			27/04	С	5F083
	27/04			27/10	651	
	21/822					

審査請求 未請求 請求項の数8 OL (全 11 頁)

		PR 15183-21	不明不 明不知以致 OL (主 II 其)
(21)出願番号	特願平11-47981	(71)出顧人	000003078 株式会社東芝
(22)出顧日	平成11年2月25日(1999.2.25)		神奈川県川崎市幸区堀川町72番地
		(72)発明者	
			神奈川県横浜市磯子区新杉田町8番地 株
			式会社東芝横浜事業所内
		(72)発明者	江口 和弘
			神奈川県横浜市磯子区新杉田町8番地 株
			式会社東芝横浜事業所内
		(74)代理人	100058479
			弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】R u からなるプラグ電極を介して n ⁺ 型ソース 拡散層と接続する、単結晶SrRuO₃ /単結晶(Ba,Sr)TiO _a /単結晶SrRuO₃ 構造のキャパシタを容易に製造でき る製造方法を実現すること。

【解決手段】このような構造のキャパシタを容易に製造するためには、下部キャパシタ電極である単結晶SrRuOa膜を容易に形成できれば良い。そのためには、表面に窪みを有するRu膜からなるプラグ電極10を形成し、次に窪みの内部を単結晶のSrRuOa膜11で埋め込み、次にSrRuOa膜11上に下部キャパシタ電極となるアモルファスのSrRuO。膜14を全面に堆積し、次に単結晶のSrRuOa膜11を結晶核に用い、熱処理によってアモルファスのSrRuOa膜14を結晶化させれば良い。



2

【特許請求の範囲】

【請求項1】半導体基板上に形成され、ペロブスカイト 構造を有する導電膜からなる下部キャパシタ電極と、 この下部キャパシタ電極上に形成され、ペロブスカイト 構造を有する金属酸化物誘電体膜からなるキャパシタ絶 縁膜と、

1

このキャパシタ絶縁膜上に形成された上部キャパシタ電 極と、

前記下部キャパシタ電極と前記半導体基板とを接続し、 前記下部キャパシタ電極と接触する部分に窪みを有し、 この窪みの内部が結晶性物質で埋め込まれたプラグ電極 とを具備してなることを特徴とする半導体装置。

【請求項2】前記結晶性物質は、ペロブスカイト構造を 有する導電物であることを特徴とする請求項1に記載の 半導体装置。

【請求項3】前記上部キャパシタ電極は、ペロブスカイト構造を有する導電膜からなることを特徴とする請求項1に記載の半導体装置。

【請求項4】前記窪みの開孔径は、50nm以下であることを特徴とする請求項1に記載の半導体装置。

【請求項5】半導体基板上に形成され、ペロブスカイト 構造を有する導電膜からなる下部キャパシタ電極と、

この下部キャパシタ電極上に形成され、ペロブスカイト 構造を有する金属酸化物誘電体膜からなるキャパシタ絶 経聴と

このキャパシタ絶縁膜上に形成された上部キャパシタ電 極と、

前記下部キャパシタ電極と前記半導体基板とを接続し、 ルテニウムからなるプラグ電極とを具備してなることを 特徴とする半導体装置。

【請求項6】前記結晶性物質はペロブスカイト構造を有する金属酸化物誘電体膜または該金属酸化物誘電体膜と格子定数の近い結晶性を有する金属酸化物誘電体膜、前記上部キャパシタ電極はペロブスカイト構造を有する導電膜、前記窪みの開孔径は50nm以下であることを特徴とする請求項1に記載の半導体装置。

【請求項7】半導体基板上に、該半導体基板と後工程で 形成する下部キャパシタ電極とを接続する、表面に窪み を有するプラグ電極を形成する工程と、

前記窪みの内部を結晶性物質で埋め込む工程と、

結晶化時にペロブスカイト構造を取るアモルファス導電 膜を前記結晶性物質と接触するように形成する工程と、 前記結晶性物質を結晶核に用い、前配アモルファス導電 膜を熱処理により結晶化することによって、下部キャパ シタ電極としてのペロブスカイト構造を有する導電膜を 形成する工程と、

この導電膜上にペロブスカイト構造を有する金属酸化物 誘電体膜からなるキャパシタ絶縁膜を形成する工程と、 このキャパシタ絶縁膜上に上部キャパシタ電極を形成す る工程とを有することを特徴とする半導体装置の製造方 法

【請求項8】前記窪みの内部を結晶性物質で埋め込む工程は、前記窪みの内部を充填するように該窪みの開孔径の2分の1よりも厚いアモルファス膜を全面に堆積する工程と、前記窪みの外部の前記アモルファス膜を除去する工程と、前配窪みの内部に残った前記アモルファス膜を結晶化する工程とを有することを特徴とする請求項7に記載の半導体装置の製造方法。

【発明の詳細な説明】

10 [0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に係わり、特に下部キャパシタ電極および キャパシタ絶縁膜がペロブスカイト構造を有し、下部キャパシタ電極がプラグ電極を介して半導体基板と接続し たキャパシタを備えた半導体装置およびその製造方法に 関する。

[0002]

【従来の技術】近年、半導体集積回路の高集積化に伴い、素子の微細化は進む一方であり、例えばキャパシタのセル面積は非常に小さくなっている。セル面積が小さくなるとキャパシタ容量も小さくなってしまうが、キャパシタの容量は感度やソフトエラー等の点からそれほど小さくできないという要請がある。

【0003】容量を確保する方法としては、キャパシタを3次元的に形成してセル面積をできるだけ大きくする方法と、キャパシタ絶縁膜に誘電率の高い絶縁膜を用いる方法が検討されている。

【0004】誘電率の高い絶縁膜として代表的なものに、(Ba, Sr) TiO₃ 膜等の酸化物誘電体膜が知られている。この種の酸化物誘電体膜をキャパシタ絶縁膜として用いる場合は、キャパシタ電極とキャパシタ絶縁膜との界面に低誘電率層が形成されるのを防止するために、酸化されないかまたは酸化されても金属導電性を示す材料でキャパシタ電極を形成する必要がある。

【0005】最近、このような電極材料として、(Ba, Sr) TiO_3 と同じ結晶構造(ペロブスカイト構造)を有する $SrRuO_3$ を用いることが検討されている。図 10に、キャパシタの電極材料として $SrRuO_3$ を用いたDRAMメモリセルの工程断面図を示す。

① 【0006】これを説明すると、まず、図8 (a) に示すように、pタイプSi基板71の表面にSTI (Shallow Trench Isolation) による素子分離領域72を形成する。

【0007】次に同図(a)に示すように、ゲート絶膜73、ゲート電極(ワード線)74、n⁺型ドレイン拡散層75、n⁺型ソース拡散層76を形成し、続いて第1層間絶縁膜77を堆積して表面を平坦化した後、第1層間絶縁膜(SiO₂膜)77にコンタクトホールを開れしてビット線78を形成する。

50 【0008】次に同図(a)に示すように、第2層間絶

縁膜(SiO_2 膜) 79 を堆積して表面を平坦化した 後、第1 および第2 層間絶縁膜 77, 79 にコンタクト ホールを開孔して、その内部をTi 膜 80 および Ti N 膜 81 を介してプラグ電極 82 で埋め込む。

【0009】次に図8(b)に示すように、SiN膜83、第3層間絶縁膜(SiO₂膜)84を堆積して表面を平坦化した後、これらの絶縁膜83,84にプラグ電極82に対してのヴィアホールを開孔する。

【0010】次に図8(c)に示すように、ヴィアホールの内部を充填するように下部キャパシタ電極85となる $SrRuO_3$ 膜をスパッタ法またはCVD法で全面に堆積した後、ヴィアホール外部の余剰な $SrRuO_3$ 膜をCMP (Chemical Mechanical Polishing) 法で除去して、下部キャパシタ電極85を形成する。この後、第3層間絶縁膜84を選択的にエッチング除去する。

【0011】最後に、図8(d)に示すように、(Ba, Sr) TiO₃からなるキャパシタ絶縁膜86をCVD法で全面に堆積し、続いて上部キャパシタ電極87となるSrRuO₃膜をCVD法で全面に堆積した後、このSrRuO₃膜を加工して上部キャパシタ電極87を形成して、DRAMメモリセルが完成する。

【0012】ここで、キャパシタ容量を稼ぎ、リーク電流を抑制するためには、下部キャパシタ電極85、キャパシタ絶縁膜86および上部キャパシタ電極87がエピタキシャル成長していることが望ましい。

【0013】そのためには、下部キャパシタ電極85である $SrRuO_3$ 膜を単結晶化する必要がある。報告されている $SrRuO_3$ 膜を単結晶化する方法について説明すると以下のようになる。

【0014】まず、図9(a)に示すように、単結晶Si基板91上にAITiN膜92をスパッタ法で堆積する。ここで、AITiN膜92は単結晶Si基板91上にエピタキシャル成長し、全面に渡って単結晶となる。

【0015】次に図9(b)に示すように、AITiN 膜92上にPt膜93をスパッタ法で堆積する。このP t膜93も同様に全面に渡って単結晶となる。

【0016】最後に、図9(c)に示すように、Pt 膜 93上に $SrRuO_3$ 膜 94をスパッタ法で堆積させる。この $SrRuO_3$ 膜 94も同様に全面に渡って単結晶となる。

【0017】このような方法で下部キャパシタ電極85である単結晶のSrRuO3膜を形成すれば、キャパシタ絶縁膜86である(Ba, Sr) TiO3膜もキャパシタ部で単結晶化することができ、さらに上部キャパシタ電極87であるSrRuO3膜も同じペロブスカイト構造であるため、キャパシタ部で単結晶化することができ、良好な特性を有するキャパシタを実現することができる。

【0018】しかしながら、実際のDRAMでは、Si 基板71と下部キャパシタ電極85との間にはトランジ スタを動作させるためのゲート電極(ワード線) 7 4 や ビット線 7 8 が配線されており、下部キャパシタ電極 8 5 は n + 型ソース拡散層 7 6 とサブミクロンサイズのプラグ電極 8 2 を介して接続しなければならず、しかもし S I の世代が進むにつれて、プラグ電極 8 2 を埋め込む ためのコンタクトホールのアスペクト比は大きくなる。 【0019】 このようにプラグ電極 8 2 のサイズが小さくなり、アスペクト比が大きくなると、従来プラグ電極 材として用いられた S i 系の材料では抵抗が高くなるた がに用いることができず、その代わりに R u やW等の低抵抗の金属を用いる必要があるが、この種の金属の単結

【0020】また、図10に示すように、上面がコンタクトホールの開孔面よりも低いプラグ電極82を形成し、プラグ電極82の表面だけに単結晶のSrRuO3 /Pt積層膜88を形成すれば、その上に形成する上部キャパシタ電極87としてのSrRuO3膜を単結晶化することは可能である。

晶化は非常に困難である。

【0021】単結晶のSrRuO₃/Pt積層膜88の 20 形成工程は、プラグ電極82上のコンタクトホールの未 重点部分にアモルファスのSrRuO₃/Pt積層膜を 埋め込み形成する工程と、これをレーザーアニール等を 用いて単結晶化する工程とからなる。

【0022】しかしながら、プラグ電極82のサイズが サブミクロン程度の場合、レーザーアニール等を用いて もプラグ電極82上のアモルファスのSrRuO₃/P t積層膜を単結晶化することは難しく、双晶や多結晶が 形成されてしまい、その結果として下部キャパシタ電極 85であるSrRuO₃ 膜も双晶や多結晶になってしま う問題がある。なお、図中、89は粒界を示している。 【0023】

【発明が解決しようとする課題】上述の如く、微細化の進んだDRAMセルにおいて、必要な容量を確保するために、キャパシタ絶縁膜として誘電率の高い単結晶(Ba, Sr_3 TiO_3 膜、下部および上部キャパシタ電極として単結晶 $SrRuO_3$ 膜を使用することが提案されていた。

【0024】このようなキャパシタ絶縁膜、ならびに下部および上部キャパシタ電極を形成するためには、下部40 キャパシタ電極とSi 基板とを接続するプラグ電極は単結晶である必要があった。

【0025】しかしながら、微細化の進んだDRAMセルにおいては、プラグ電極の材料として抵抗は低いが結晶化が困難であるRu等の金属を使用する必要があったので、プラグ電極の単結晶化は困難であるという問題があった。

【0026】また、他の方法として、プラグ電極が途中まで埋め込まれたコンタクトホールの未充填部分にアモルファスのSrRu〇。 膜を埋め込み形成し、それをレーザアニールにより単結晶化したものを結晶核に使用す

6

る方法も提案されていた。

【0027】しかしながら、微細の進んだDRAMセルにおいては、コンタクトホールも微細化し、このような微細なコンタクトホールの上部に埋め込まれたアモルファスのSrRuO3膜をレーザアニールで単結晶化することは困難であるという問題があった。

【0028】本発明は、上記事情を考慮してなされたもので、その目的とするところは、プラグ電極を介して半導体基板に接続し、かつペロブスカイト構造を有する導電膜からなる下部キャパシタ電極上に、ペロブスカイト構造を有する金属酸化物誘電体膜からなるキャパシタ絶繰膜が形成されてなるキャパシタを容易に実現できる構造を有する半導体装置およびその製造方法を提供することにある。

[0029]

【課題を解決するための手段】 [構成] 上記目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成され、ペロブスカイト構造を有する導電膜からなる下部キャパシタ電極と、この下部キャパシタ電極上に形成され、ペロブスカイト構造を有する金属酸化物誘電体膜からなるキャパシタ絶縁膜と、このキャパシタ絶縁膜上に形成された上部キャパシタ電極と、前配下部キャパシタ電極と前配半導体基板とを接続し、前配下部キャパシタ電極と接触する部分に窪みを有し、この窪みの内部が結晶性物質で埋め込まれたプラグ電極とを備えたことを特徴とする。

【0030】また、本発明に係る他の半導体装置は、半導体基板上に形成され、ペロブスカイト構造を有する導電膜からなる下部キャパシタ電極と、この下部キャパシタ電極上に形成され、ペロブスカイト構造を有する金属酸化物誘電体膜からなるキャパシタ絶縁膜と、このキャパシタ絶縁膜上に形成された上部キャパシタ電極と、前配下部キャパシタ電極と前配半導体基板とを接続し、ルテニウムからなるプラグ電極とを備えていることを特徴とする。

【0031】また、本発明に係る半導体装置の製造方法は、半導体基板上に、該半導体基板と後工程で形成する下部キャパシタ電極とを接続する、表面に窪みを有するプラグ電極を形成する工程と、前配窪みの内部を結晶性物質で埋め込む工程と、結晶化時にペロブスカイト構造を取るアモルファス導電膜を前配結晶性物質と接触するように形成する工程と、前配結晶性物質を結晶核に用い、前配アモルファス導電膜を熱処理により結晶化することによって、下部キャパシタ電極としてのペロブスカイト構造を有する導電膜を形成する工程と、この導電膜上にペロブスカイト構造を有する金属酸化物誘電体膜からなるキャパシタ絶縁膜を形成する工程と、このキャパシタ絶縁膜上に上部キャパシタ電極を形成する工程とを有することを特徴とする。

【〇〇32】本発明のより具体的な形態は以下の通りで

ある。

【0033】(1)結晶性物質は、ペロブスカイト構造を有する導電物である。

【0034】(2)上部キャパシタ電極は、ペロブスカイト構造を有する導電膜で構成されている。

【0035】(3) 窪みの開孔径は、50 n m以下である。

【0036】(4)結晶性物質は、白金である。

【0037】(5)結晶性物質は、ペロブスカイト構造 10 を有する絶縁物(より具体的には金属酸化物誘電体膜ま たは該金属酸化物誘電体膜と格子定数の近い結晶性を有 する金属酸化物誘電体膜)である。

【0038】(6)下部キャパシタ電極は、 $ARuO_3$ (AdSr, Ba, Ca, LaおよびNdから選ばれる少なくとも 1種の元素を示す)、ならびに(Sr, RE) CoO_3 (REdLa, Pr, SmおよびNdから選ばれる少なくとも 1種の元素を示す)から選ばれる 1種からなる材料で構成されている。

【0039】 (7) キャパシタ絶縁膜は、(Ba, S20 r) Ti O_3 、SrTi O_3 、BaTi O_3 、PbTi O_3 、Bi $_4$ Ti $_3$ O_{12} 、SrBi $_2$ Ta $_2$ O_9 、Pb(Zr, Ti) O_3 、または (Pb, La) (Zr, Ti) O_3 で構成されている。

【0040】(8) 窪みの内部を結晶性物質で埋め込む 工程は、窪みの内部を充填するように該窪みの開孔径の 2分の1よりも厚いアモルファス膜を全面に堆積する工程と、 窪みの外部のアモルファス膜を除去する工程と、 窪みの内部に残ったアモルファス膜を結晶化する工程と を有する。

30 【0041】(9) アモルファス導電膜として白金膜またはABO₃ (A、Bは金属元素)膜を形成し、その成膜方法としてスパッタ法またはCVD法を用いる。

【0042】 [作用] 本発明(請求項1~4,6,7) によれば、プラグ電極の表面の窪みの内部に結晶性物質 が埋め込まれているので、プラグ電極がRu膜等の単結晶化が困難な金属膜であっても、上記結晶性物質を結晶 核に用いることによって、ペロブスカイト構造を有する 導電膜(下部キャパシタ電極)を容易に形成することができる。

40 【0043】また、プラグ電極が埋め込まれるコンタクトホールの開孔径が小さくても、本発明(請求項7)の方法により上記結晶性物質を容易に形成することができる。その理由は、プラグ電極の表面の窪みの大きさが開孔径50nm以下であれば、その内部に埋め込まれたアモルファス導電膜は熱処理によって確実に単結晶になるからである。

[0044]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態(以下、実施形態という)を説明する。

50 【0045】 (第1の実施形態) 図1は、本発明の第1

の実施形態に係るDRAMセルを示す断面図である。 【0046】図中、1はpタイプSi基板を示しており、このpタイプSi基板1の表面にはSTI構造の素子分離領域2が形成されている。

【0047】この素子分離領域2で分離されたトランジスタ領域内には、ゲート絶縁膜3、ゲート電極(ワード線)4、n+型ドレイン拡散層5およびn+型ソース拡散層6からなるMOSトランジスタが形成されている。【0048】pタイプSi基板1上には、表面が平坦な第1層間絶縁膜7に開孔されたコンタクトホールを介してビット線8がn+型ドレイン拡散層5に接続している。【0049】第1層間絶縁膜7上には、表面が平坦な第2層間絶縁膜(SiO2膜)9が形成され、第1および第2層間絶縁膜7、9に開口されたコンタクトホールを

【0050】このプラグ電極10の表面の中央部には窪みが形成され、この窪みの内部は単結晶のSrRu〇₃ 膜11で埋め込まれている。SrRu〇₃ 膜11の代わりにそれに近い格子定数を有する結晶性の物質でも良い

介して、単結晶のRuからなるプラグ電極10がn+型

ソース拡散層6に接続している。

【0051】第2層間絶縁膜9上にはSiN膜12が形成されている。このSiN膜12はプラグ電極10を含む領域に関口部を有し、この関口部を介してプラグ電極10とコンタクトする、単結晶のSrRuO3からなる下部キャパシタ電極14が形成されている。下部キャパシタ電極14はSiN膜12よりも厚い。

【0052】下部キャパシタ電極14上には、単結晶の(Ba,Sr)TiO3からなるキャパシタ絶縁膜15が形成されている。そして、下部キャパシタ電極14上にはキャパシタ絶縁膜15を介して単結晶のSrRuO3からなる上部キャパシタ電極16が形成されている。【0053】なお、下部キャパシタ電極14の近傍以外のSiN膜12上のキャパシタ絶縁膜15は単結晶にはならず、アモルファスまたは多結晶になる。キャパシタ絶縁膜15の形成時の温度(単結晶化温度)が低い場合にはアモルファス、単結晶化温度が低くい場合でも、後工程(例えば上部キャパシタ電極16の形成時)や結晶性向上のために単結晶化温度よりも高い温度にさらされた場合には多結晶となる。上記アモルファスまたは多結晶の部分はキャパシタ絶縁膜としての役割は無いので問題はない。

【0054】このような構成によれば、キャパシタ絶縁膜15として誘電率の高い(Ba, Sr) TiO3 膜が用いられ、かつキャパシタを構成する部分の各膜の全てが単結晶膜(ペロブスカイト構造)であるので、必要なキャパシタ容量を容易に確保できるとともに、リーク電流の増加を効果的に抑制できるようになる。

【0055】図2および図3は、図1のDRAMメモリ

セルの製造方法を示す工程断面図である。

【0056】まず、図2(a)に示すように、pタイプ Si基板1の表面にSTIによる素子分離領域2を形成 し、続いてゲート絶縁膜3、ゲート電極(ワード線) 4、n+型ドレイン拡散層5、n+型ソース拡散層6を 形成する。

【0057】次に同図(a)に示すように、第1層間絶 繰膜7を堆積して表面を平坦化した後、第1層間絶縁膜 7にコンタクトホールを開孔してピット線8を形成し、 10 続いて第2層間絶縁膜9を堆積して表面を平坦化した 後、第1および第2層間絶縁膜7、9にコンタクトホー ルを開孔する。

【0058】次に図2(b)に示すように、基板温度200~450℃、成膜圧力1~100Pa、Ru(Cp)2(Arキャリア)とO2(雰囲気中O2濃度40%以下)を用いたCVD法で、プラグ電極10となるRu膜を全面に堆積した後、コンタクトホール外部の余剰なRu膜をCMP法または反応性イオンエッチングを用いたエッチバック法により除去することによって、コン20タクトホールの内部にプラグ電極10を埋込み形成する。

【0059】このとき、余剰なRu膜をCMP法で除去する場合には、全面に堆積するRu膜の膜厚をコンタクトホールの開孔径の半分程度にすることによって、プラグ電極10の中央部に窪みを形成する。また、反応性イオンエッチングの場合にはRu膜(プラグ電極10)の膜厚に特に制限はなく、厚すぎなければ(開孔径程度まで)良い。図11に、余剰なRu膜をCMP法または反応性イオンエッチング(RIE)法により除去する工程の断面図を示す。

【0060】次に図2(c)に示すように、基板温度200~400℃、成膜圧力1~1000Pa、Ru(THD)3とSr(THD)2とO2の混合ガスを用いたCVD法で、単結晶のSrRuO3膜11となるアモルファスのSrRuO3膜を全面に堆積し、続いてCMP法で窪み外部の余剰なSrRuO3膜を除去した後、600℃以上の熱処理を行うことにより、プラグ電極10の中央部の窪みを単結晶のSrRuO3膜11で埋め込む。

40 【0061】次に図3(d)に示すように、SiN膜12、第3層間絶縁膜(SiO2膜)13を順次堆積し、続いてこれらの絶縁膜12,13にプラグ電極10に繋がるコンタクトホールを開孔した後、このコンタクトホールを充填するように下部キャパシタ電極となるアモルファスのSrRuO3膜14をCVD法で全面に堆積する。第3層間絶縁膜13上におけるSrRuO3膜14の膜厚は、SiN膜12よりも厚くある必要はない。【0062】SiN膜12は、コンタクトホールの形成位置がずれても、キャパシタ絶縁膜15がプラグ電極1500に直接接しないようにするためのものである。これに

10

より位置ずれによるリーク電流の増加を防止できる。 【0063】次に図3(e)に示すように、コンタクトホール外部の余剰なSrRuО₃膜14をCMP法により除去し、コンタクトホール内部のみにSrRuО₃膜14を選択的に残置させる。

【0064】この後、400~500℃、2~10時間の熱処理によって、コンタクトホール内部のSrRuO。 膜14を結晶化することによって、単結晶のSrRuO。からなる下部キャパシタ電極14が完成する。

【0065】次に図3(f)に示すように、第3層間絶縁膜13をエッチング除去し、続いて単結晶のキャパシタ絶縁膜15となるアモルファスの(Ba, Sr) TiO3膜をCVD法で全面に堆積した後、これを熱処理して結晶化することによって、下部キャパシタ電極14と接する部分に単結晶の(Ba, Sr) TiO3 からなるキャパシタ絶縁膜15を形成する。

【0066】次に同図(f)に示すように、上部キャパシタ電極となるアモルファスのSrRu〇。膜16をC VD法で全面に堆積した後、これを熱処理して結晶化することによって、単結晶のSrRu〇。膜16を形成する。

【0067】最後に、単結晶のSrRuO₃ 膜12を電極状にパターニングして、図1に示したDRAMメモリセルが完成する。

【0068】なお、本実施形態では、下部キャパシタ電極14を形成する際に、余剰なアモルファスのSrRu〇₃膜をCMP法で除去した後に、熱処理によってアモルファスのSrRuО₃膜を結晶化したが、その逆に熱処理によってアモルファスのSrRuО₃膜を結晶化した後に、余剰な単結晶のSrRuО₃膜をCMP法で除去しても良い。

【0069】以下、プラグ電極10としてRu膜を用いたことの利点について説明する。

【0070】コンタクトホール内にRu膜を埋め込み形成するには、まず、Ru(C_6H_5) $_2$ 、Ru(CH_3 C $_5H_4$) $_2$ 、またはRu($C_2H_5C_5H_4$) $_2$ と 0_2 との混合ガスを用いて、300C以下の成膜温度でCVD法により全面に堆積した後、コンタクトホール外部のRu膜をCMP法で除去する。なお、 O_2 の代わりに、 O_3 、 O_3 ジカル、 O_3 0等の酸化性雰囲気となる物質を用いても良い。

【0071】Ru膜を上配条件で成膜すると非常に良いカバレッジでRu膜を成膜することができ、またRu膜の表面モフォロジーも良好となる。したがって、上配Ru膜の埋め込み方法を用いることによって、開孔径の小さいコンタクトホール内に巣(ボイド)を生じることなく、Ruからなるプラグ電極10を容易に実現できるようになる。

【0072】なお、Ruは1r等と同様に酸化されても 金属導電性を示すため、下部キャパシタ電極14の材料 にSrRuO。等の金属酸化物を用いても、プラグ電極 10と下部キャパシタ電極14との間のコンタクト抵抗 が増大するという問題は生じない。

【0073】Si基板1とプラグ電極10との接触面は、成膜雰囲気中にO2を用いているために、Ru、Si、Oを含む非常に薄い層が形成される。この層は、RuのSi基板1中への拡散を防止するとともに、Si基板1とプラグ電極10との間のコンタクト抵抗を下げるという利点を持っている。また、Si基板1とプラグ電10極10との接触面にTiN膜等のパリアメタル膜を形成しても何ら問題はない。

【0074】また、本実施形態のように、下部キャパシタ電極14の材料にSrRuOsを用いる場合は、Ru元素はプラグ電極10および下部キャパシタ電極14の両方に含まれるので、プラグ電極10と下部キャパシタ電極14との電気的接合性は非常に良くなる。

【0075】また、本実施形態では、プラグ電極10の 表面の窪みを単結晶のSrRuO₃膜14で埋め込んだ が、図4に示すように、最表面のSrRuO₃膜11が 20 単結晶であれば、窪みの中に複数個の結晶粒があっても 差し支えない。図には、結晶粒が2個のSrRuO₃膜 11が示されている。

【0076】また、プラグ電極10の表面の窪みの開孔 径が大きい方が、窪み中の結晶核となるSrRuO₃膜 11の結晶の情報を、下部キャパシタ電極14に伝達し やすいが、あまり大きいと窪み中の最表面のSrRuO 3膜11が多結晶または双晶となってしまうため、確実 に単結晶のSrRuO₃膜11を得るためには、プラグ 電極10の表面の窪みの開孔径を50nm以下にする必 要がある。

【0077】また、本実施形態では、プラグ電極10として表面に窪みを有するRu膜を使用したが、上述したRu膜の利点は表面に窪みが無くても得られるので、表面に窪みのないRu膜をプラグ電極に用いても従来よりも優れたDRAMセルを実現することができる(他の実施形態についても同様)。

【0078】(第2の実施形態)図5は、本発明の第2 の実施形態に係るDRAMメモリセルの製造方法を示す 工程断面図である。なお、図1〜図3と対応する部分に 40 は図1〜図3と同一符号を付してあり、詳細な説明は省 略する(他の実施形態についても同様)。

【0079】本実施形態の製造方法が第1の実施形態の それと異なるのは、図2(c)の工程よりも後の工程で ある。

【0080】すなわち、図2 (c) の工程に続いて、図5 (a) に示すように、下部キャパシタ電極となるアモルファスのSrRuO_S 膜14をスパッタ法で全面に堆積する。その後、400~500℃、2~10時間の熱処理によって、SrRuO_S膜14を結晶化する。

50 【0081】次に図5(b)に示すように、単結晶のS

 $rRuO_3$ 膜 1 4 をパターニングして、下部キャパシタ 電極 1 4 を形成する。なお、パターニングの後に結晶化 を行っても良い。

【0082】次に図5(c)に示すように、キャパシタ 絶縁膜15となるアモルファスの(Ba, Sr)TiO $_3$ 膜をCVD法で全面に堆積した後、これを熱処理する ことによって単結晶の(Ba, Sr)TiO $_3$ からなる キャパシタ絶縁膜15を形成する。

【0083】最後に、同図(c)に示すように、上部キャパシタ電極16となるアモルファスの $SrRuO_3$ 膜を $CVD法で全面に堆積し、続いてこのアモルファスの <math>SrRuO_3$ 膜を熱処理して結晶化した後、これをパターニングすることによって単結晶の $SrRuO_3$ からなる上部キャパシタ電極16を形成して、DRAMメモリが完成する。

【0084】本実施形態でも第1の実施形態と同様な効果が得られ、さらに本実施形態によれば、SiN膜12、第3層間絶縁膜13を形成しないので、第1の実施形態に比べて、プロセスの簡略化を図れるようになる。【0085】(第3の実施形態)図6は、本発明の第3の実施形態に係るDRAMメモリセルの製造方法を示す工程断面図である。

【0086】本実施形態の製造方法が第1の実施形態のそれと異なるのは、図2(c)の工程よりも後工程である。本実施形態でも、SiN膜12、第3層間絶縁膜13は形成しないすなわち、図2(c)の工程に続いて、図6(a)に示すように、下部キャパシタ電極となるアモルファスのSrRuO3膜14を、基板温度400~500℃、成膜圧力1Pa以下、Ru(THD)3とSr(THD)2とO2を用いたCVD法により形成する。

【0087】このとき、成膜圧力が1 Pa以下という十分に低い圧力であることから、S r Ru O_3 膜 1 4 はS r Ru O_3 膜 1 1 から成長するので、同図(a)に示すように、S r Ru O_3 膜 1 4 はプラグ電極 1 0 およびその周囲上のみに選択的に形成される。この後、4 0 0 \sim 500 $^{\circ}$ C 、2 \sim 1 0 時間の熱処理によって、アモルファスのS r Ru O_3 1 4 を結晶化する。

【0088】次に図6(b)に示すように、キャパシタ 絶縁膜15となるアモルファスの(Ba, Sr)TiO3 膜をCVD法で全面に堆積した後、これを熱処理する ことによって単結晶の(Ba, Sr)TiO3 からなる キャパシタ絶縁膜15を形成する。

【0089】最後に、同図(b)に示すように、上部キャパシタ電極16となるアモルファスの $SrRuO_3$ 膜をCVD法で全面に堆積し、続いてアモルファスの $SrRuO_3$ 膜を熱処理して結晶化した後、これをパターニングすることによって単結晶の $SrRuO_3$ からなる上部キャパシタ電極16を形成して、DRAMメモリが完成する。

【0090】本実施形態でも第1の実施形態と同様な効果が られ、さらに本実施形態によれば、SiN膜12、第3層間絶縁膜13を形成しないので、第1の実施形態に比べて、プロセスの簡略化を図れるようになる。【0091】また、本実施形態のように、SrRuO3膜を選択的に成長させることによって下部キャパシタ電極14を形成する場合には、キャパシタの配置を図7に示すような1/4ピッチにすることで、キャパシタの配列を細密にすることができるようになる。

10 【0092】(第4の実施形態)本実施形態のDRAM セルが第1の実施形態のそれと構造上異なる点は、プラ グ電極10の表面中央部の窪み内部をSrRuO₃ 膜1 1で埋め込む代わりに、SrRuO₃と格子定数の近い 単結晶のPt膜で埋め込んだことにある。

【0093】また、プロセス的に異なる点は、図2

(c)の工程で窪み内部に単結晶のSrRuO₃ 膜 1 1 を形成する代わりに、スパッタ法またはCVD法でアモルファスPt膜を全面に堆積し、続いて窪み外部の余剰なアモルファスPt膜をCMP法で除去した後、700 ℃以上の熱処理によって窪み内部のPt膜のPt粒成長を促進させ、単結晶Pt膜を形成することである。

【0094】本実施形態でも第1の実施形態と同様な効果が得られ、またCMP工程と熱処理工程の順序や、窪み中の結晶粒の数、その他の種々の変形が第1の実施形態と同様に可能である。

【0095】また、第2および第3の実施形態のDRA Mセルにおいて、SrRuO₃ 膜11を単結晶Pt膜に 置き換えても同様な効果が得られる。

【0096】(第5の実施形態)本実施形態のDRAM 20 セルが第1の実施形態のそれと構造上異なる点は、プラグ電極10の表面中央部の窪み内部をSrRuO3 膜11で埋め込む代わりに、SrRuO3 と同じペロブスカイト構造を有する単結晶SrTiO3 膜で埋め込んだことにある。

【0097】また、プロセス的に異なる点は、図2 (c)の工程で窪み内部に単結晶の $SrRuO_3$ 膜 11 を形成する代わりに、基板温度 $300\sim400$ $\mathbb C$ 、 Ti $(t-OBu)_2$ $(THD)_2$ $ESr(THD)_2$ $ESr(THD)_2$ $ESR(THD)_2$ $ESR(THD)_3$ $ESR(THD)_4$ $ESR(THD)_5$ $ESR(THD)_6$ $ESR(THD)_7$ $ESR(THD)_8$ $ESR(THD)_8$ ESR

【0098】本実施形態では、単結晶化の核として絶縁膜である単結晶 $SrTiO_3$ 膜を用いているが、単結晶 $SrTiO_3$ 膜はプラグ電極1000中央部にのみしか存在しないので、下部キャパシタ電極14とプラグ電極10とを電気的に接続することができる。

【0099】また、単結晶化の核は $SrTiO_3$ 膜に限 50 定されず、 $BaTiO_3$ 膜や (Ba, Sr) TiO_3 膜

等の他のペロブスカイト構造を有する絶 膜も結晶化の 核として用いることができる。

【O100】また、単結晶化された $SrTiO_3$ 膜の最表面はエネルギー的に最も安定な表面であることから、その上の単結晶 $SrRuO_3$ からなる下部キャパシタ電極 14 の基板方位に対する配向性が揃い、その結果としてキャパシタ特性のセル依存性をなくすことができる。

【0101】本実施形態でも第1の実施形態と同様な効果が得られ、またCMP工程と熱処理工程の順序や、窪み中の結晶粒の数、その他の種々の変形が第1の実施形態と同様に可能である。

【0102】また、第2および第3の実施形態のDRA Mセルにおいて、 $SrRuO_3$ 膜 11を単結晶 $SrTiO_3$ 膜等のペロブスカイト構造を有する絶縁膜に置き換えても同様な効果が得られる。

【0103】なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、キャパシタ絶縁膜の材料として(Ba, Sr) TiO_3 を用いた場合について説明したが、 $SrTiO_3$ 、 $BaTiO_3$ 、 $PbTiO_3$ 、 Bi_4 Ti_3 O_{12} 、 $SrBi_2$ Ta_2 O_9 、Pb (Zr, Ti) O_3 、 (Pb, La) (Zr, Ti) O_3 等の他の絶縁材料を用いても同様な効果が得られる。

【0104】また、上記実施形態では、DRAMメモリセルのキャパシタの場合について説明したが、本発明はFRAMメモリセルのキャパシタ等の他のキャパシタにも適用できる。

【0105】その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

[0106]

【発明の効果】以上詳説したように本発明によれば、表面に窪みを有し、この窪みの内部が結晶性物質で埋め込まれたプラグ電極を用いることにより、ペロブスカイト構造を有する導電膜からなる下部キャパシタ電極上に、ペロブスカイト構造を有する金属酸化物誘電体膜からなるキャパシタ絶縁膜が形成されてなるキャパシタを有する半導体装置およびその製造方法を容易に実現できるようになる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るDRAMセルを示す断面図

【図2】図1のDRAMメモリセルの製造方法を示す工

程断面図

【図3】図2に続く同DRAMメモリセルの製造方法を 示す工程断面図

14

【図4】図1のDRAMメモリセルの変形例を示す断面 図

【図5】本発明の第2の実施形態に係るDRAMメモリセルの製造方法を示す工程断面図

【図6】本発明の第3の実施形態に係るDRAMメモリセルの製造方法を示す工程断面図

10 【図7】同DRAMメモリセルのキャパシタの配置を示す平面図

【図8】従来のキャパシタの電極材料としてSrRuO 。を用いたDRAMメモリセルの製造方法を示す工程断 面図

【図9】従来のSrRuO₃ 膜を単結晶化の方法を示す 工程断面図

【図 10 】従来の上部キャパシタ電極としてのSrRu O_3 膜の単結晶化の方法の問題点を説明するための断面 図

20 【図11】余剰なRu膜をCMP法またはRIE法により除去する工程を示す断面図

【符号の説明】

1,71…pタイプSi基板

2,72…素子分離領域

3, 73…ゲート絶縁膜

4, 74…ゲート電極(ワード線)

5, 75…n ⁺ 型ドレイン拡散層

6, 76…n ⁺ 型ソース拡散層

7,77…第1層間絶縁膜

30 8, 78…ビット線

9,79…第2層間絶縁膜

10,82…プラグ電極

11…SrRuO₃膜

12,83···SiN膜13···第3層間絶縁膜

14,85…SrRuO₃膜(下部キャパシタ電極)


15, 86… (Ba, Sr) TiO₃ 膜 (キャパシタ絶 ^{48時})


16, 87…SrRuO₃ 膜 (上部キャパシタ電極)

40 80···Ti膜

8 1 ··· T i N膜


84…第3層間絶縁膜







[图10]

[**2**9]







94 93 92 91

フロントページの続き

Fターム(参考) 5F038 AC02 AC09 AC15 AC18 DF05

EZ14 EZ17

5F083 AD21 AD42 AD48 AD49 FR02

GA06 GA27 GA30 JA14 JA15

JA17 JA38 JA40 JA43 JA45

JA56 MA06 MA17 NA01 PR03

PR21 PR22 PR33 PR39 PR40